当前位置:首页 > FPGA > 正文内容

Alveo U55C数据中心加速卡 安装至服务器并配置环境

chanra1n6个月前 (06-07)FPGA1252

image.png

image.png

image.png

板卡的侧面有JTAG接口:

5b8d6a84953dade5cc7248f0203a38d.jpg

侧面有标准8P的供电接口,我用万用表点过试了一下:

8b444d4c33f0605cd2c0f842914c182.jpg

确认无误后安装至服务器:

b14badd148e9b2ed71b43694ac721c4.jpg

此时已经可以正确识别到加速卡:

image.png

根据官方XRT要求,我们的操作系统环境需要为:

image.png

这里我选择Ubuntu22.04.使用BMC进行远程安装:

image.png

image.png

然后下载安装Vivado,这里过程省略。

使用USB线连接到板卡,也能发现未烧录的板卡:
image.png

这里提供黄金工程文件的备份(au55c_boardfiles_v1_0_20211104.zip),烧录的时候器件选择

mt25qu01g-spi-x1_x2_x4 

烧录之后,需要冷重启,即设备和板卡需要断电,后再启动,此时板卡就已经恢复到出厂状态了。


扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/454.html

分享给朋友:

“Alveo U55C数据中心加速卡 安装至服务器并配置环境” 的相关文章

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...

Verilog实现串并转换

Verilog实现串并转换

项目文件:SIPO.zip//------------------------------------------------------// File Name        : SIPO.v// Author       &n...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Autho...

点亮LED灯实验

点亮LED灯实验

设计流程:设计规划 -> 波形绘制 -> 代码编写 -> 代码编译 -> 逻辑仿真 -> 波形对比 -> 绑定管脚 -> 分析综合布局布线 -> 上板验证新建项目文件夹(led):Doc:放置文档资料(数据手册、波形图、文档、项目日志)Pri:放置工程...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...