当前位置:首页 > FPGA > 正文内容

Alveo U55C数据中心加速卡 安装至服务器并配置环境

chanra1n7个月前 (06-07)FPGA1392

image.png

image.png

image.png

板卡的侧面有JTAG接口:

5b8d6a84953dade5cc7248f0203a38d.jpg

侧面有标准8P的供电接口,我用万用表点过试了一下:

8b444d4c33f0605cd2c0f842914c182.jpg

确认无误后安装至服务器:

b14badd148e9b2ed71b43694ac721c4.jpg

此时已经可以正确识别到加速卡:

image.png

根据官方XRT要求,我们的操作系统环境需要为:

image.png

这里我选择Ubuntu22.04.使用BMC进行远程安装:

image.png

image.png

然后下载安装Vivado,这里过程省略。

使用USB线连接到板卡,也能发现未烧录的板卡:
image.png

这里提供黄金工程文件的备份(au55c_boardfiles_v1_0_20211104.zip),烧录的时候器件选择

mt25qu01g-spi-x1_x2_x4 

烧录之后,需要冷重启,即设备和板卡需要断电,后再启动,此时板卡就已经恢复到出厂状态了。


扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/454.html

分享给朋友:

“Alveo U55C数据中心加速卡 安装至服务器并配置环境” 的相关文章

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

测试过的平台:     1、DE-10 Cyclone V开发板              ...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Autho...

半加器

半加器

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。半加器 模块框图:sum:结果位count:进位半加器 真值表:半加器 波形图:代码部分:选择器代码:在Src文件夹中新建 half_adder.v文件module half_adder...

全加器(层次化设计)

全加器(层次化设计)

该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器!层次化设计理论部分:数字电路中根据模块层次的不同有两种基本的结构设计方法:自底向上的设计方法 和 自顶向下的设计方法自底向上(Bottom-Up)        自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存...

避免Latch产生

避免Latch产生

Latch简介:                Latch其实就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息。        锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号通过一个缓冲器,一旦锁存信号有效,则数据被锁存,输入信号不起作用。因此,锁存器也被称为透...