当前位置：首页
> chanra1n
chanra1n 管理员
全栈工程师；PMP、PBA、CSPM、Scrum Master(PSM-II)、敏捷专家；认证高级信息系统项目管理师、高级国际金融硕士在读、工商管理硕士在读、认证中级软件设计师、认证中级硬件工程师、认证中级嵌入式软件工程师、认证中级FPGA工程师；曾就职于中国航天科技集团某单位。 Email：[email protected]
398 篇文章 0 次评论使用FT232H实现MCP4725 DAC的I2C输出电压控制
1、下载库libMPSSE.zip2、安装VS，安装C++编译库3、修改为：/*! * \file sample-dynamic.c * * \author FTDI * \date ...
ADI ADC Simulink Model 在MatlabR2025a上适配修改，解决警告和报错的问题(以AD9268为例，其他的也可使用)
Matlab R2025a对语法的要求更高，以前版本的无法直接工作，需要进行修改：主要是修改2个文件：AD9268_sysobj.m% Copyright (c) 2014, Analog Devices Inc. %&nbs...
高速模拟PCB设计Tips与踩过的坑 V0.1
1. 统一而完整的地平面 = 低阻抗 + 低 EMI除非数字电流会强行穿过敏感模拟区域，否则不要把 AGND 与 DGND 分家。完整的地平面能最小化回流环路面积，从而降低 V = L·di/dt 噪声。若必须分区，只留单一桥接点，并放在 ADC 或驱动器正下方。2. 先规划层叠再动鼠标信号-地-电...
SI5394/SI5395/SI5392 上位机实现直接备份、修改、固化、实时配置时钟管理芯片 示例基于Xilinx Alevo U55C/U50/U280 NVM Program
首先说明这玩意非常麻烦，建议直接联系我付费修改。如果你非要自己修改，可能时间成本比联系我还要贵出很多倍。Firstly, it should be noted that this matter is very troublesome. It is recommended to contact me...
B50612D RGMII Verilog程序设计 UDP Demo
B50612D Datesheet：B50612D-datasheet.pdf对于B50612D这个芯片来说，使用的是RGMII接口，时钟频率和GMII一致，都是1000/8=125Mhz，但是省去了一半的引脚，所以在时钟的双边沿进行传输。一、操作流程芯片提供了一个低有效的复位接口，在上电后需要保持...
Verilog IIC器件枚举工具 SI5341 SI5394等器件也可使用
程序如下：`timescale 1ns / 1ps module i2c_address_scanner ( input wire SYSCLK2_P, ...
自研板卡 Xilinx A7 100Msps/8bit/2CH ADC WithTrig 千兆以太网 40MBW
1板卡设计框图1.1电源板卡支持DC和Type-C供电两种方式，5V电源通过多个LDO产生数字和模拟用的多路3.3V电源以及-5V运放用电源1.2模拟输入设计带宽为40Mhz。1.3触发输入1.4数字部分2.测试记录2.1电源功率 测试多路电源电压正常，...
基于树莓派PICO RP2040使用Arduino对Si5351进行编程和配置
代码如下：#include <Adafruit_SI5351.h> #include <Wire.h> // 使用自定义 I2C 引脚配置 #define I2C_SDA 0 ...
Ubuntu安装XRT报错问题解决
在使用官方XRT deb进行安装时(https://xilinx.github.io/Alveo-Cards/master/debugging/build/html/docs/common-steps.html#determine-linux-release)：wget https://w...
