当前位置:首页 > FPGA > 正文内容

SI5394/SI5395/SI5392 上位机实现直接备份、修改、固化、实时配置时钟管理芯片 示例基于Xilinx Alevo U55C/U50/U280 NVM Program

chanra1n2天前FPGA21

首先说明这玩意非常麻烦,建议直接联系我付费修改。如果你非要自己修改,可能时间成本比联系我还要贵出很多倍。

Firstly, it should be noted that this matter is very troublesome. It is recommended to contact me directly for payment and modification.

If you insist on modifying it yourself, the time cost may be many times more expensive than contacting me.

以下程序是我将U55C的SI5394 OUT0和OUT1的输出由161.1328125MHz修改为156.25Mhz

The following program is for me to modify the output of SI5394 OUT0 and OUT1 of U55C from 161.1328125MHz to 156.25Mhz


加速卡板载有SI5394,可以输出不同的时钟频率。用于不同的用途,例如万兆以太网等:

image.png

1、首先通过I2C扫描得到器件的地址,当然,你也可以直接拆开板卡,万用表测量器件地址的A1和A2

image.png

这里直接扫描得到了地址为0x68,源代码可以参考:https://world.myfpga.cn/index.php/post/460.html

2、设计Verilog程序,实现读写的通信:

image.png

3、设计上位机程序,实现页切换、读、写、校验、擦写

image.png

结果示例:

image.png

4、分析配置,方便进行修改

image.png

image.png

确认设备型号正确image.png

image.png

等级是B image.png

image.png

版本是A image.png

image.png

I2C地址也确实是0x68image.png,不过这个读取有什么用?我知道了地址就能获取地址?

image.png

设备工作正常image.png

image.png

时钟输入也正常image.png

跳过一些状态的显示,不赘述

image.png

使用CBPro软件进行配置?image.png读取到的确实是这样,有啥用?

image.png

状态寄存器掩码为0xDC 对应'b11011100image.png

image.png

获取当前的参考时钟方式:

image.png

image.png

说明使用的是XO,频率

image.png

0x22[5] = 1:设备处于Holdover或Free Run模式。

image.png

image.png

HOLD_HIST_VALID寄存器 (0x053F[1])=0,无历史数据,设备处于Free Run模式。

image.png

image.png

强制锁定在Free Run模式(无论输入时钟状态)。

如果希望知道输出频率image.png,需要知道N和R

image.png

image.png得到N0_NUM=0x2100000000

image.png

image.png得到N0_DEN=0x80000000

image.png

image.pngN1_NUM=0x1000000000

image.pngN1_DEN=0xC8000000

N2~N3都为0

image.png

image.png

R0_REG=0,R1_REG=0,R2_REG=1,R3_REG=1,R4_REG~R9_REG均为0

最后是输出格式:

image.png

image.png

得知几位都是0x09,低3位是001,对应差分标准模式。选择输出为LVPECL/LVDS等差分信号,内部阻抗100Ω


image.png

输出电压摆动 0x3E(0011_1110)的[6:4]为011即0x3

image.png

共模电压为1110=0xE

image.png

image.png当前情况下,FINC和FDEC也能影响分频比例的输出。

后面的过程省略,核心思想就是要弄清楚原理再修改,因为NVM有写入次数限制

最后配置完了之后,向0x00E3写入0xC7即可,此时如果重启后啥也没输出,恭喜你,肯定哪里寄存器改错了。

附上我的成功修改记录:

59507717f80820f611e257f61e2973e.png

本站提供SI5394修改OUT0和OUT1频率的付费服务,支持但不限于156.25Mhz等,能够固化写入,断电后不丢失。

如片内NVM超过写入次数限制,也支持更换硬件芯片,或提供新的黄金工程。

邮寄修改服务,10工作日内完成(可以加急),每个板卡配置费用5000元(含税)。

所有工程及操作教程 23888元(含税)

支持开票,也支持更多相关功能开发,合作可以邮件联系:[email protected]



扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/462.html

分享给朋友:
返回列表

上一篇:B50612D RGMII Verilog程序设计 UDP Demo

没有最新的文章了...

“SI5394/SI5395/SI5392 上位机实现直接备份、修改、固化、实时配置时钟管理芯片 示例基于Xilinx Alevo U55C/U50/U280 NVM Program” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

基础实验十三,DS18B20温度传感器

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA/...

Xilinx FIFO和ILA学习

Xilinx FIFO和ILA学习

`timescale 1ns / 1ps//-------------------------------------------------------//Filename       ﹕ FIFO_TOP.v//Author      ...

多路选择器

多路选择器

多路选择器:在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1:输入信号in_2:输入信号sel:控制选择信号out:输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...

3-8译码器

3-8译码器

译码:译码是编码的逆过程,在编码时,每一种二进制的代码,都赋予了特殊的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码,实现译码操作的电路称为译码器。译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类3-8译码器 模块框图:输出信号定义为...