当前位置:首页 > FPGA > 正文内容

半加器

浩雨3年前 (2022-08-14)FPGA4591

半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。即两个一位二进制数的加法运算电路。

半加器 模块框图:

image.png

sum:结果位

count:进位


半加器 真值表:

image.png

半加器 波形图:

image.png


代码部分:

选择器代码:在Src文件夹中新建 half_adder.v文件

module half_adder
(
    input   wire  in_1 ,
    input   wire  in_2 ,
    output  wire  sum  ,
    output  wire  count
);
assign {count,sum} = in_1 + in_2;
endmodule

仿真文件代码:在Sim文件夹中新建 tb_half_adder.v 文件

`timescale 1ns/1ns
module tb_half_adder();
reg  in_1;
reg  in_2;
wire sum;
wire count;
initial
    begin
        in_1 <= 1'b0;
        in_2 <= 1'b0;
    end
always #10 in_1 <= {$random} % 2;
always #10 in_2 <= {$random} % 2;
initial
    begin
        $timeformat(-9,0,"ns",6);
        $monitor("@time %t:in_1=%b,in_2=%b,sum=%b,count=%b", $time, in_1, in_2, sum, count);
    end
half_adder half_adder_inst
(
    .in_1 (in_1),
    .in_2 (in_2),
    .sum  (sum) ,
    .count(count)
);
endmodule

结果:

打印的日志和真值表中相对应

X79{TM5P80I~(9QLPR8QJHW.png

波形也正常

U88X4FC%)B{@2Y}KCEE~T`0.png

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/257.html

分享给朋友:

“半加器” 的相关文章

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

Xilinx_ISE_DS_Win_14.7_1015_1 安装教程(Xilinx High Speed Cable USB驱动安装)

首先下载Xilinx ISE软件的安装包,以下是百度云链接,6.12G,放着一晚上就下载完了链接:https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 提取码:53ro更建议使用win7来安装这个,win8 win10 ...

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

Verilog实现时钟分频(奇数分频,偶数分频)二分频 三分频 四分频 五分频

完整工程文件:clkdiv.zip//------------------------------------------------------// File Name        : clkdiv.v// Author     &nb...

Verilog实现串并转换

Verilog实现串并转换

项目文件:SIPO.zip//------------------------------------------------------// File Name        : SIPO.v// Author       &n...

3-8译码器

3-8译码器

译码:译码是编码的逆过程,在编码时,每一种二进制的代码,都赋予了特殊的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码,实现译码操作的电路称为译码器。译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类3-8译码器 模块框图:输出信号定义为...