高速ADC模块开源页面 带Verilog示例程序
暂无
暂无
一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...
完整工程文件:clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
项目文件:SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...