首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了
链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ
提取码：53ro
更建议使用win7来安装这个，win8 win10 server 2019测试完美闪退
下载完成之后，我们把压缩文件解压
右键-管理员模式运行xsetup.exe即可
这里点击同意条款，不点无法安装的
下一步也是同意，这里选择默认的
一路默认就行了，就是这个安装要二十多G？？？很迷茫
选择好安装的目录之后就可以安装了
安装到一半会弹出要安装WinCap，难不成是为了防止盗版？安装就完事了！
完整工程文件：clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...
项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
多路选择器：在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路。二选一多路选择器 --- 模块框图in_1：输入信号in_2：输入信号sel：控制选择信号out：输出信号二选一多路选择器 --- 波形图in_1、in_2、sel 的波形是随机的。out 的波形根据控制选通信号而定。当 se...
该篇博客根据上一篇半加器的设计，再结合层次化的设计思想来实现一个全加器！层次化设计理论部分：数字电路中根据模块层次的不同有两种基本的结构设计方法：自底向上的设计方法 和 自顶向下的设计方法自底向上（Bottom-Up） 自底向上的设计是一种传统的设计方法，对设计进行逐次划分的过程是从存...
get_ports的使用方法如下：# 获取所有端口 get_ports * # 获取名称中包含data的端口 get_ports *data* # 获取所有输出端口 get_ports -filter {DIRECTION == OUT} # 获取所有输入端口 all...
保证时序电路的时序要求：建立时间：在有效的时钟沿到来之前，输入端的输入信号需要保持稳定不变的最小时间保持时间：在有效的时钟沿到来之后，输入端的输入信号需要保持稳定不变的最小时间CDC问题1：亚稳态亚稳态原因：亚稳态解决方法：对于单信号来说，使用 Double FF来进行信号同步CDC问题2：数据收敛...
蜀ICP备19035584号-1 | | 川公网安备 51142202000123号 版权所有 © 2019-2024, 陈语ChanRa1n(网站仅用于学习和教育目的). 由MyFPGA智慧中心驱动，主站访问统计(360奇安信)，Email:[email protected] 
