当前位置:首页 > FPGA > 正文内容

ZYNQ7010 在线重配置 使用PS配置PL

chanra1n3个月前 (04-27)FPGA463

首先PL端编译后生成重配置用的固件

write_cfgmem  -format bin -interface SMAPx32 -loadbit {up 0x00000000 "/home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/top.bin" } -force -disablebitswap -file "/home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/topnew.bin"

对应的路径和文件名请参考你自己的

image.png

然后运行:

write_cfgmem  -format bin -interface SMAPx32 -loadbit {up 0x00000000 "/home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/top.bit" } -force -disablebitswap -file "/home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/topnew.bin"
Command: write_cfgmem -format bin -interface SMAPx32 -loadbit {up 0x00000000 "/home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/top.bit" } -force -disablebitswap -file /home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/topnew.bin
Creating config memory files...
INFO: [Writecfgmem 68-23] Start address provided has been multiplied by a factor of 4 due to the use of interface SMAPX32.
Creating bitstream load up from address 0x00000000
Loading bitfile /home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/top.bit
Memory size is calculated to be 2 MB
Writing file /home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/topnew.bin
Writing log file /home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/topnew.prm
===================================
Configuration Memory information
===================================
File Format        BIN
Interface          SMAPX32
Size               2M
Start Address      0x00000000
End Address        0x001FFFFF

Addr1         Addr2         Date                    File(s)
0x00000000    0x001FCB9B    Apr 25 14:57:38 2025    /home/chanra1n/ZYNQ7010/ZYNQ7010.runs/impl_1/top.bit
1 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
write_cfgmem completed successfully

紧接着将程序发送至PS端,运行:

fpgautilfpgautil: FPGA Utility for Loading/reading PL ConfigurationUsage:  fpgautil -b <bin file path> -o <dtbo file path>Options: -b <binfile>           (Bin file path)
         -o <dtbofile>          (DTBO file path)
         -f <flags>             Optional: <Bitstream type flags>
                                   f := <Full | Partial >
         -n <Fpga region info>  FPGA Regions represent FPGA's
                                and partial reconfiguration
                                regions of FPGA's in the
                                Device Tree                                Default: <full>
          -s <secure flags>     Optional: <Secure flags>
                                   s := <AuthDDR | AuthOCM | EnUsrKey | EnDevKey | AuthEnUsrKeyDDR | AuthEnUsrKeyOCM | AuthEnDevKeyDDR | AuthEnDevKeyOCM>
          -k <AesKey>           Optional: <AES User Key>
          -r <Readback>         Optional: <file name>                                Default: By default Read back contents will be stored in readback.bin file
          -t                    Optional: <Readback Type>                                   0 - Configuration Register readback                                   1 - Configuration Data Frames readback                                Default: 0 (Configuration register readback)
          -R                    Optional: Remove overlay from a live treeExamples:(Load Full bitstream using Overlay)
fpgautil -b top.bit.bin -o can.dtbo -f Full -n full
(Load Partial bitstream using Overlay)
fpgautil -b rm0.bit.bin -o rm0.dtbo -f Partial -n PR0
(Load Full bitstream using sysfs interface)
fpgautil -b top.bit.bin -f Full
(Load Partial bitstream using sysfs interface)
fpgautil -b rm0.bit.bin -f Partial(Load Authenticated bitstream through the sysfs interface)
fpgautil -b top.bit.bin -f Full -s AuthDDR
(Load Parital Encrypted Userkey bitstream using Overlay)
fpgautil -b top.bit.bin -o pl.dtbo -f Partial -s EnUsrKey -k <32byte key value>
(Read PL Configuration Registers)
fpgautil -b top.bit.bin -r
(Remove Partial Overlay)
fpgautil -R -n PR0
(Remove Full Overlay)
fpgautil -R -n fullNote: fpgautil -R is responsible for only removing the dtbo file from the livetree. it will not remove the PL logic from the FPGA region.

只加载bit文件:fpgautil -b top.bin -f Full 

加载bit和设备树:fpgautil -b top.bin -o can.dtbo -f Full -n full

部分重配置:fpgautil -b top.bin -o top.dtbo -f Partial -n PR0

扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/445.html

分享给朋友:

“ZYNQ7010 在线重配置 使用PS配置PL” 的相关文章

Intel FPGA初级考试模拟试题 四套含答案

Intel FPGA初级考试模拟试题 四套含答案

*1.下列对异步信号进行同步的描述错误的是(使用锁存器)。采用保持寄存器加握手信号的方法特殊的具体应用电路结构,根据应用的不同而不同使用锁存器异步 FIFO *2.FPGA 的可编程是主要基于什么结构(查找表(LUT))。查找表(LUT)ROM 可编程PAL 可编程与或阵列可编程解析:FP...

基础实验十三,DS18B20温度传感器

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA/...

Verilog实现串并转换

Verilog实现串并转换

项目文件:SIPO.zip//------------------------------------------------------// File Name        : SIPO.v// Author       &n...

3-8译码器

3-8译码器

译码:译码是编码的逆过程,在编码时,每一种二进制的代码,都赋予了特殊的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码,实现译码操作的电路称为译码器。译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类3-8译码器 模块框图:输出信号定义为...

全加器(层次化设计)

全加器(层次化设计)

该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器!层次化设计理论部分:数字电路中根据模块层次的不同有两种基本的结构设计方法:自底向上的设计方法 和 自顶向下的设计方法自底向上(Bottom-Up)        自底向上的设计是一种传统的设计方法,对设计进行逐次划分的过程是从存...

FPGA时序分析和时序约束

FPGA时序分析和时序约束

时序分析:时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统,必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件,通过针对特定器件布局布线得到的。时序约束:两个作用告知 EDA 软件...