FIFO实验
FIFO是一种先进先出的数据缓存器，在逻辑设计里面用的非常多，FIFO设计可以说是逻辑设计人员必 须掌握的常识性设计。FIFO一般用在隔离两边读写带宽不一致，或者位宽不一样的地方。
“FIFO实验” 的相关文章
Xilinx_ISE_DS_Win_14.7_1015_1 安装教程（Xilinx High Speed Cable USB驱动安装）
首先下载Xilinx ISE软件的安装包，以下是百度云链接，6.12G，放着一晚上就下载完了链接：https://pan.baidu.com/s/13cUoFZgbld0X4ikCLsVFNQ 提取码：53ro更建议使用win7来安装这个，win8 win10 ...
高速ADC模块开源页面 带Verilog示例程序
暂无...
EBAZ4205原理图和PCB免费分享 基于ZYNQ7010
ebit.pdfebit.PcbDoc...
ALGO C4MB V11引脚参照表(持续更新)
功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...
SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA
测试过的平台： 1、DE-10 Cyclone V开发板 ...
Xilinx FIFO和ILA学习
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
