当前位置:首页 > FPGA > 正文内容

FPGA时序分析和时序约束

浩雨2年前 (2022-08-15)FPGA3330

时序分析:时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统,必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。

数据和时钟传输路径是由EDA软件,通过针对特定器件布局布线得到的。

时序约束:两个作用

  1. 告知 EDA 软件,该设计需要达到怎样的时序指标,然后 EDA软件会根据时序约束的各个参数,尽力优化布局布线,以达到该约束的指标。

  2. 协助EDA 软件分析设计的时序路径,以产生相应的时序报告。


延迟产生原因:
(1)内部连线走线延迟;
(2)组合逻辑电路延迟。


Tco:时钟上升沿到达D触发器的D端 到 数据输出到Q端的延迟。

Tsu:寄存器稳定数据的建立时间,由目的寄存器自身的特性决定。在时钟信号的上升沿到达时钟接口时,触发器的数据输入端(D)必须提前N纳秒稳定下来,否则无法保证数据正确存储。也就是说,D触发器D端口的数据必须比时钟上升沿提前Nns到达D触发器的端口。

为了保证正确接收数据,内部连线走线延迟+组合逻辑电路延迟必须小于sys_clk- Tsu。如下图所示。

image.png


FPGA时序传输模型分析:

image.png

image.png

DFF=D:触发器=寄存器

Tclk1:时钟信号从时钟源端口出发,到达源寄存器时钟端口的时间

Tco:时钟上升沿到达寄存器时钟端 到数据输出到寄存器Q端口的时间

Tdata:数据从源寄存器Q端出发,到达目的寄存器D端的时间

Tclk:时钟周期

Tclk2:时钟信号从时钟源端口出发,到达目的寄存器时钟端口的时间

Tsu:寄存器要求的 其数据端口的值必须提前于时钟上升沿达到其时钟端口的时间值

Tskew:时钟从源端口出发,到达目的寄存器和源寄存器时钟端口的时间差值(Tclk2-Tclk1)

Tclk1 + Tco +Tdata:数据到达时间(TimeQuest)

Tclk + Tclk2 - Tsu:数据需求时间

Slack:数据需求时间和数据到达时间的差值,如果为正值,则表明数据能被目的寄存器正确接收,如果为负值,则表明数据不能被目的寄存器正确接收


扫描二维码推送至手机访问。

版权声明:本文由我的FPGA发布,如需转载请注明出处。

本文链接:https://world.myfpga.cn/index.php/post/260.html

分享给朋友:

“FPGA时序分析和时序约束” 的相关文章

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

FPGA ALARM FPGA多功能闹钟 完整项目 内含上位机

一、项目简述本项目使用苏州硬禾信息科技有限公司设计的小脚丫FPGA开发板设计了一个完成定时、测温、报警、控制的小项目,并通过上位机显示、下发音乐配置数据。本项目B站介绍:https://www.bilibili.com/video/BV1Vh411k7QV/二、研究进展(一)研究内容:l ...

基础实验十三,DS18B20温度传感器

基础实验十三,DS18B20温度传感器

//==========================================================================// Author     : ChanRa1n// Description: Training for Intel FPGA/...

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

SOC 在线修改设备树和FPGA配置文件 并在线配置FPGA

测试过的平台:     1、DE-10 Cyclone V开发板              ...

CDC 单脉冲信号处理

CDC 单脉冲信号处理

代码中的Sys_clk其实是没有用到的,项目文件:cdc_single.zip//------------------------------------------------------// File Name        : cdc.v// Autho...

点亮LED灯实验

点亮LED灯实验

设计流程:设计规划 -> 波形绘制 -> 代码编写 -> 代码编译 -> 逻辑仿真 -> 波形对比 -> 绑定管脚 -> 分析综合布局布线 -> 上板验证新建项目文件夹(led):Doc:放置文档资料(数据手册、波形图、文档、项目日志)Pri:放置工程...

3-8译码器

3-8译码器

译码:译码是编码的逆过程,在编码时,每一种二进制的代码,都赋予了特殊的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码,实现译码操作的电路称为译码器。译码器:一类多输入多输出的组合逻辑电路器件,其可以分为:变量译码和显示译码两类3-8译码器 模块框图:输出信号定义为...