当前位置:首页 > 第17页

已上传pdf,从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf

chanra1n3年前 (2022-09-09)FPGA5452
已上传pdf,从开发到验证的完整手册《FPGA之道》狄超 刘萌著 西安交通大学出版社 pdf
发现一本好书!从数模电,到FPGA结构,到原理,到应用。后面是设计方法,验证方法,非常好的一本书。ps:pdf是从网上找的,如果侵权,请联系我删除!仅供学习用途!下载链接:FPGA之道...

使用Docker-Ubuntu14安装Synopsys2018工具 Leda PT VCS Verdi DVE FM SCL 爱快Docker EDA工具

chanra1n3年前 (2022-09-01)Linux8787
使用Docker-Ubuntu14安装Synopsys2018工具 Leda PT VCS Verdi DVE FM SCL 爱快Docker EDA工具
synopsys2018链接:https://pan.baidu.com/s/1xnwKS4Lf-wdHxjv-cuyogA?pwd=z0hw 提取码:z0hw 仅用于学习,不得用于其他用途!1、首先在Docker拉取Ubuntu镜像,我使用的是爱快,其他X86操作系统类似。2、...

按键消抖

浩雨3年前 (2022-08-20)FPGA4018
按键消抖
按键消抖主要针对的是机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,—个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。 ...

避免Latch产生

浩雨3年前 (2022-08-19)FPGA4396
避免Latch产生
Latch其实就是锁存器,是一种在异步电路系统中,对输入信号电平敏感的单元,用来存储信息。...

单比特和多比特的信号处理

浩雨3年前 (2022-08-18)FPGA4681
单比特和多比特的信号处理
信号跨时钟域传输时,两个时钟的上升沿相位差没有固定关系,所以采样时钟很容易出现建立保持时间违例而采到亚稳态。...

CDC跨时钟域信号处理

浩雨3年前 (2022-08-17)FPGA4503
CDC跨时钟域信号处理
保证时序电路的时序要求:建立时间:在有效的时钟沿到来之前,输入端的输入信号需要保持稳定不变的最小时间保持时间:在有效的时钟沿到来之后,输入端的输入信号需要保持稳定不变的最小时间...

时序约束(TCL脚本)

浩雨3年前 (2022-08-16)FPGA4390
时序约束(TCL脚本)
get_ports的使用方法如下:# 获取所有端口 get_ports *   # 获取名称中包含data的端口 get_ports *data*   # 获取所有输出端口 get_ports -filter {DIRECTION == OUT}   # 获取所有输入端口 all...

FPGA时序分析和时序约束

浩雨3年前 (2022-08-15)FPGA4488
FPGA时序分析和时序约束
时序分析:时序分析的目的就是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟之间的关系。一个设计OK的系统,必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。数据和时钟传输路径是由EDA软件,通过针对特定器件布局布线得到的。时序约束:两个作用告知 EDA 软件...

全加器(层次化设计)

浩雨3年前 (2022-08-14)FPGA4851
全加器(层次化设计)
该篇博客根据上一篇半加器的设计,再结合层次化的设计思想来实现一个全加器...

半加器

浩雨3年前 (2022-08-14)FPGA4720
半加器
半加器:两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路...