当前位置：首页
> chanra1n 第18页
chanra1n 管理员
全栈工程师；PMP、PBA、CSPM、Scrum Master(PSM-II)、敏捷专家；认证高级信息系统项目管理师、高级国际金融硕士在读、工商管理硕士在读、认证中级软件设计师、认证中级硬件工程师、认证中级嵌入式软件工程师、认证中级FPGA工程师；曾就职于中国航天科技集团某单位。 Email：[email protected]
395 篇文章 0 次评论CDC 单脉冲信号处理
代码中的Sys_clk其实是没有用到的，项目文件：cdc_single.zip//------------------------------------------------------// File Name : cdc.v// Autho...
Verilog实现串并转换
项目文件：SIPO.zip//------------------------------------------------------// File Name : SIPO.v// Author &n...
Xilinx FIFO和ILA学习
`timescale 1ns / 1ps//-------------------------------------------------------//Filename ﹕ FIFO_TOP.v//Author ...
Verilog实现时钟分频(奇数分频，偶数分频)二分频 三分频 四分频 五分频
完整工程文件：clkdiv.zip//------------------------------------------------------// File Name : clkdiv.v// Author &nb...
ZYNQ7010在PYNQ环境下使用NPU加速神经网络推理
步骤一、链接ssh并上传NPU SDK 步骤二、插入NPU，并给NPU赋予权限sudo chmod 666 /dev/sg*步骤三、修改最大字节数find /sys/devices/ -name max_sectors -exec sh -c 'ech...
使用ZYNQ7010安装PYNQ，基于PaddleLite实现目标检测+图片分类
目前只使用HPS实现了目标检测和图片分类，现在正在尝试使用HS端加速卷积，，，步骤一、烧录PYNQ镜像到TF卡 略步骤二、ssh链接至开发板，使用apt-get安装依赖sudo apt-get update &&am...
基于CycloneV使用Paddle Lite，并分别使用单独HPS和FPGA加速对比效果。
第一部分、仅使用HPS进行计算第一步、通过ssh链接至开发板第二步、解决apt-get存在的问题chmod 644 /usr/lib/sudo/sudoers.so && chown -R root /usr/li...
基础实验十三，DS18B20温度传感器
//==========================================================================// Author : ChanRa1n// Description: Training for Intel FPGA/...
ALGO C4MB V11引脚参照表(持续更新)
功能:常用引脚CLKPIN_E1LED0PIN_G15LED1PIN_F16LED2PIN_F15LED3PIN_D16KEY1PIN_E15KEY2PIN_E16KEY3PIN_M15KEY4PIN_M16RXDPIN_M2TXDPIN_G1功能:VGA引脚VGA_BLUE[0]PIN_C15VG...
